東京高等裁判所 平成６年（行ケ）２８６号 判決 1998年3月03日
アメリカ合衆国
マサチューセッツ州０１８５１、ローウェル、ワン・インダストリアル・アベニュー
原告
ウォング・ラボラトリーズ・インコーポレーテッド
同代表者
デービッド・エス・ホイリース
同訴訟代理人弁護士
大場正成
同
尾﨑英男
同訴訟代理人弁理士
大塚住江
東京都千代田区霞が関３丁目４番３号
被告
特許庁長官
荒井寿光
同指定代理人
及川泰嘉
同
内藤照雄
同
廣田米男
主文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
この判決に対する上告のための付加期間を９０日と定める。
事実
第１ 当事者の求めた裁判
１ 原告
(1) 特許庁が平成５年審判第９０１８号事件について平成６年７月２９日にした平成４年９月１７日付け手続補正却下決定を取り消す。
(2) 訴訟費用は被告の負担とする。
２ 被告
主文第１、２項と同旨
第２ 請求の原因
１ 特許庁における手続の経緯
原告は、昭和５９年８月３０日、特許庁に対し、名称を「単式インライン・メモリモジュール」とする発明（以下「本願発明」という。）について、１９８３年（昭和５８年）９月２日にアメリカ合衆国においてした特許出願による優先権を主張して、特許出願（昭和５９年特許願第１８１６２２号）をし、平成３年８月２０日、手続補正をしたが、平成４年３月１７日、拒絶理由通知を受けたため、同年９月１７日、再度手続補正（以下「本件補正」といい、その補正書を「本件補正書」という。）をした。これに対し、特許庁は、平成５年１月８日、拒絶査定を行ったことから、原告は、同年５月１０日、審判を請求した。この請求は、特許庁において、平成５年審判第９０１８号事件として審理されたが、原告が、同年６月１０日、更に手続補正をしたところ、特許庁は、平成６年７月２９日、「平成４年９月１７日付けの手続補正を却下する。」旨の決定（以下「本件決定」という。）をし、その謄本は、平成６年８月３１日、原告に対し送達された。
なお、原告に対し、出訴期間として９０日が付加された。
２ 本願発明の特許請求の範囲第１項
(1) 願書に最初に添付された明細書（以下「当初明細書」という。）記載の特許請求の範囲第１項
「それぞれが入出力及び制御入力を持っている第１の複数のデータメモリチップと、
前記の複数のメモリチップを取り付け且つこれの制御入力を相互接続して１語のディジタル情報が同時に前記のメモリチップに入力又は出力することができるようにするための取付装置であって、前記の第１複数メモリチップの前記入力、出力及び制御入力へのアクセスを与えてこれにより前記の語のディジタル情報を前記の第１複数メモリチップに書き込んだりこれから読み取ったりすることができるようにするための端子装置を含んでいる前記の取付装置と、
誤り補正及び検出情報を記憶するための補助的メモリチップであって、前記の取付装置に取り付けられており且つそれの制御入力が前記の第１複数メモリチップの制御入力に相互接続されている前記の補助的メモリチップと、
を備えているメモリモジュール。」（別紙図面参照）
(2) 本件補正書記載の特許請求の範囲第１項
「プリント回路マザーボード上に取り付けられるメモリモジュールであって、
それぞれがデータ入出力、制御入力、およびアドレス入力を有し、それぞれがリードが設けられたプラスチックのチップ・キャリアにパッケージされた、デジタルデータを記憶するための８個のデータメモリチップと、
前記の８個のデータメモリチップに関連したエラー検出および訂正情報を記憶するための９個目のメモリチップであって、前記８個のメモリチップのデータ入出力、制御入力、およびアドレス入力と相互接続されたデータ入出力、制御入力、およびアドレス入力を有し、また制御入力は、前記数バイトのデジタル情報が前記８個のデータメモリチップに書き込まれまたはそれらから読み出されるとき以外のときに９個目のメモリチップへの書き込みまたはそれからの読み出しを提供し、これにより、前記エラー検出および訂正動作を容易にするものである、９個目のメモリチップと、前記９個のメモリチップを単一の列のみにおいて取り付けるための、そして前記メモリチップの前記制御入力を相互接続するための、そして前記メモリチップのアドレス入力を相互接続するための、適切な長さ及び幅を有するエポキシガラスの印刷回路ボード基板であり、これにより数バイトのデジタルデータが一度に１つ前記メモリチップに入力されまたはそれらから出力される、適切な長さ及び幅を有するエポキシ・ガラスの印刷回路ボード基板と、
前記８個のメモリチップへのおよびそれらからの数バイトのデジタル情報の読み出しおよび書き込みを可能にし、そして前記９個目のメモリチップへのまたはそれからのエラー検出および訂正情報の読み出しおよび書き込みを可能にするために、前記９個のメモリチップのデータ入出力、制御入力、およびアドレス入力へのアクセスを提供するための３０個の端子を含む前記基板と、
メモリモジュールがマザーボード上に取り付けられるときにプリント回路マザーボードに関してある角度でメモリモジュールを支持する支持手段と、
前記基板に装着され且つ前記９個の前記メモリチップの間に結合された、前記メモリチップの間の過渡電圧スパイクを抑制するための８個のデカップリング・キャパシタと、
を備えるメモリモジュール。」
３ 本件決定の理由の要点
別添決定書理由記載のとおり（なお、同記載中の「特許法」は、平成５年法律第２６号による改正前のものであり、以下、本判決における同法についても同様である。）
４ 本件決定を取り清すべき事由
本件決定の理由のうち、本件補正が、明細書の全文を補正するものであり、そのうち、特許請求の範囲第１項については、本件補正書記載の特許請求の範囲のとおり補正するものであること、当初明細書において、補正事項(A)、(B)、(C)につき、同決定に引用のとおり記載されていること、当初明細書において、補正事項(B)のメモリチップの基板につき、「エポキシ・ガラス印刷回路ボード基板」であることが明記されていないことは認めるが、その余は否認する。
本件決定は、本件補正に係る補正事項(A)、(B)、(C)について、当初明細書及び図面における記載の解釈を誤り、当初明細書及び図面に上記補正事項の記載があるか又はそれらが自明であるにもかかわらず、その記載がなく、自明でもないと誤って判断し、本件補正を却下したものであるから、違法であり、取り消されるべきである。
(1) 補正事項(A)について
ア 補正事項(A)における「前記８個のデータメモリチップ」とは、当初明細書記載の実施例における「メモリチップ10ないし17」に対応し、「９個目のメモリチップ」とは、上記実施例における「メモリチップ18」に対応する。
イ そして、同補正事項における「制御入力」とは、上記実施例における「列アドレス選択リード31」に与えられる制御信号に対応する。
列アドレス選択リード31に与えられる信号が、メモリチップ18の書込み、読出しを制御する信号であることは、当初明細書における次の記載から明らかである。
（ア） 「この付加的メモリはその電力及び制御リードがモジュール内の他のメモリと相互接続されており、又奇偶検査用メモリの独立したアクセス又はアドレス指定を可能にするために別個の入出力リード及び列アドレス選択リードを持っている。」（４頁１７行ないし５頁１行）
上記の「付加的メモリ」、「奇偶検査用メモリ」とは、メモリチップ18に相当するから、上記記載は、９個目のメモリチップが、列アドレス選択リードによってアクセス又はアドレス指定（書込み又は読出し）が可能である（制御される）とするものである。
すなわち、上記記載は、９個目のメモリチップが、他の８個のメモリチップとは独立して動作をすることを意味しており、そのためには、独立した動作を指示する制御入力と、データを出し入れする入出力リードが当然必要である。そして、リード28、32は、９個目のメモリチップに対する入出力リードであるから、列アドレス選択リード31は、制御入力を受けるリードであることが明らかである。
（イ） 「メモリチップ10～17と並列に同様に接続された特別のメモリチップ18が設けられていて、これの読書き制御リードはメモリチップ10～17に接続された制御リード29と相互接続されており、別に列アドレス選択リード31を備えている。」（６頁９行ないし１４行）
上記によれば、メモリチップ18に対する制御入力としては、メモリチップ10ないし17の制御リード29と相互接続される読書き制御リードとは別に、列アドレス選択リード31もそれに当たることが開示されており、列アドレス選択リード31に加えられる信号も制御信号であることが理解される。
（ウ） 「８ビット二進語の外に、奇偶検査のような機能のための特別の第９ビットがメモリモジュール30に記憶され又はこれから読み出される。メモリチップ18に対しては奇偶検査のために独立の動作を行えるように別個の列アドレス選択リード31が設けられている。」（７頁２行ないし７行）
上記においては、列アドレス選択リード31が、奇偶検査用の９個目のメモリチップに対する制御入力であることが開示されている。
すなわち、上記においては、列アドレス選択リード31が、メモリチップ18において「奇偶検査のために独立の動作を行えるように」、奇偶検査のための第９ビットを記憶し又は読み出すために設けられていることが示されており、このことは、列アドレス選択リード31に制御信号が入力されるものであることを意味している。
なお、被告は、列アドレス選択リードには列アドレスが与えられ、列アドレスは書込み、読出し等の制御信号とは異なると主張するが、列アドレス選択リード31には列アドレス選択信号が与えられるのであって、列アドレスが与えられるものではない。
更に、被告は、補正事項(A)における「制御入力」が、補正事項(A)の前後における補正文言からみても、「制御リード29」に与えられる信号を指すものとも主張するが、補正事項(A)における「制御入力」が、その直前に記載された「制御入力」とは異なる意味であることは十分理解可能である。
ウ また、補正事項(A)における、制御入力による９個目のメモリチップへの書込み又は読出しが、８個のデータメモリチップにデータが書き込まれ又は読み出されるとき以外に行われることに関しては、当初明細書中に次のとおり記載されている。
「奇偶検査用メモリの独立したアクセス又はアドレス指定を可能にするために別個の入出力リード及び列アドレス選択リードを持っている。」（４頁１９行ないし５頁１行）
「メモリチップ18に対しては奇偶検査のために独立の動作を行えるように別個の列アドレス選択リード31が設けられている。」（７頁４行ないし７行）
上記記載は、メモリチップ18への列アドレス選択リードによる書込み、読出し動作が、メモリチップ10ないし17へのデータの書込み、読出しとは独立して行われることを示している。
このことは、メモリチップ10ないし17へのデータの書込み、読出しが行われるとき以外において、メモリチップ18への上記動作が行われることにほかならない。
エ 更に、補正事項(A)は、「制御入力」が「エラー検出および訂正動作を容易にする」ものであることを内容とするが、この点についても当初明細書に記載されている。
すなわち、当初明細書においては、メモリチップ18が奇偶検査のための機能を有することが明記されているものである（４頁１行ないし３行、同頁１５行ないし５頁１行、７頁２行ないし７行）。なお、奇偶検査とは、「エラー検出および訂正動作を容易にする」ものである。
オ 以上のとおり、補正事項(A)は、当初明細書に明示的に記載されているか、あるいは当業者にとって当初明細書の記載から自明というべきものであるから、補正事項(A)が当初明細書に記載されていないとする本件決定の認定は誤りである。
(2) 補正事項(B)について
ア 本件決定は、当初明細書に、「９個のメモリチップ10～18はプリント基板又はセラミックであるような基板に取り付けられている。」（８頁１９行ないし９頁１行）との記載があることを認めながら、基板が、「エポキシ・ガラス印刷回路ボード基板」であることは記載されていないと認定している。
ところで、「印刷回路ボード基板」とは「プリント基板」と同義であるから、本件決定における上記認定は、当初明細書中に、プリント基板の材料としてのエポキシ・ガラスが記載されていないということを摘示したものと解される。
イ 確かに、当初明細書には、プリント基板の材料としてのエポキシ・ガラスは明記されていないが、本出願当時、プリント基板の材料として最も一般的なものは、エポキシ・ガラスであった。
すなわち、本出願当時、プリント基板の材料として既に知られていたものとしては、「様々な樹脂、主に、フェノール、エポキシ又はポリエステルのうちの一つと結合された紙、ガラスの布、又はガラス・マット」（「プリント回路ハンドブック」マッグロウ・ヒル・インク１９７９年（昭和５４年）発行２－２頁）であった。しかしながら、それらのうち、慣用的に用いられていたプリント基板の材料は、エポキシ・ガラスであった（ポール・アイ・ラスコウ外著「チップ・キャリアのためのアプリケーションの概要」（「リード線なしチップ・キャリアのパッケージングと取付技術における進歩」Wescon/81、エレクトリック・ショウ・アンド・コンベンション、１９８１年９月１５日－１７日）２頁右欄）。
したがって、当初明細書及び図面から、プリント基板の材料をエポキシ・ガラスに限定することは、当業者にとって自明の事項である。
ウ 更に、当初明細書に添付された図面（別紙図面）第２図には、プリント基板上にＤＲＡＭチップが搭載されたものが記載されているが、このような場合、プリント基板が過剰に弾力的であると、ＤＲＡＭチップの回路配線を切断するおそれがある。すなわち、ＤＲＡＭチップを搭載する基板の材料としては、十分な剛性を有するものが求められている。
したがって、当初明細書及び図面をみた当業者としては、第２図におけるプリント基板として適当な材料とは、エポキシ・ガラスかセラミックのいずれかであることを容易に理解することができたはずである。
そして、補正事項(B)は、これをエポキシ・ガラスに限定したものに過ぎない。
エ 以上のとおり、本出願当時の当業者にとって、プリント基板の材料をエポキシ・ガラスに限定することは、当初明細書及び図面の開示事項及び本出願当時の慣用技術からみて、自明の内容である。
したがって、補正事項(B)をもって、明細書の要旨を変更するものとした本件決定は、明らかに誤りである。
(3) 補正事項(C)について
ア 当初明細書添付の図面（別紙図面）第２図には、メモリチップ10ないし18をプリント基板に搭載したメモリモジュールが描かれているが、このモジュールは、下方に３０本のリードを突出する端子を有している。
このようなモジュールが、プリント回路マザーボード上に取り付けられて使用されることは、当業者にとって自明のことである。
その場合、このようなモジュールの端子のリードをプリント回路マザーボードのソケットや孔に挿入してモジュールを支持することは、本出願当時の当業者にとって周知の技術である（米国特許第３１９９０６６号明細書、同第３６０１７７５号明細書、ＥＤＨ４８１６・１６３８４×８ビットＤＲＡＭの製品カタログ（エレクトロニック・デザインズ社１９８１年（昭和５６年）１１月発行６頁参照）。
したがって、補正事項(C)における「支持手段」とは、本願発明の実施例における、第２図のメモリモジュールの底部及び３０本の端子のリードのことであることは明らかである。
メモリモジュールの底部から下方に突出した端子のリードは、リードの位置に対応して並ぶプリント回路マザーボード上のソケットあるいはメッキされた孔に挿入され、次いで、メモリモジュールは、例えばリードが曲げられ、プリント回路マザーボードに対し所望の角度で固定される。すなわち、メモリモジュールが、「プリント回路マザーボードに関してある角度で」支持される。
当初明細書添付の図面に３０本の端子を具備したメモリモジュールが描かれていれば、明細書に具体的に明記されていなくても、これをプリント回路マザーボード上に立てて用いるものであることは明らかである。
イ 以上のとおり、補正事項(C)は、本出願当時の当業者にとっては、当初明細書添付の図面（別紙図面）第２図から自明の事項というべきものであるから、上記補正事項が明細書の要旨を変更するものであるとした本件決定は、誤りである。
ウ なお、被告は、原告が審判手続において提出した「審判請求書」において、「支持手段により、メモリモジュールがマザーボードに関して最適の角度で取り付けられるようにするので、装置内のスペースを大幅に節約することができる」と主張したことに対し、そのような目的、作用効果は当初明細書に記載されていないと主張する。
しかしながら、本願発明を構成するメモリモジュールが開示され、マザーボードに取り付けるための３０本のピンが開示されていれば、そのようなメモリモジュールをマザーボード上に最適の角度で取り付けて、装置内のスペースを節約しようとすること自体は、当業者にとって自明のことに過ぎない。
また、審判請求書に記載された本願発明の上記作用効果は、本願発明の特徴的構成（８個のデータメモリチップと、１個のエラー検出用メモリチップを単一の列に実装し、それら９個のメモリチップに対するデータ入出力、制御入力、アドレス入力のための３０個の端子を設けたメモリモジュールの構成）に由来するものである。一方、メモリモジュールがマザーボード上に取り付けられるに際し、メモリモジュールを、マザーボード上に、ある角度で支持する支持手段の構成自体は、慣用手段であり、その作用効果は自明である。
したがって、被告の上記主張は理由がない。
第３ 請求の原因に対する認否及び被告の反論
１ 請求の原因１ないし３の各事実は認める。
同４は争う。
本件決定の認定、判断は正当であり、本件決定に原告主張の違法はない。
２ 取消事由についての被告の反論
(1) 補正事項(A)について
ア 補正事項(A)における「前記８個のデータメモリチップ」が、当初明細書記載の実施例における「メモリチップ10ないし17」に対応し、「９個目のメモリチップ」が、上記実施例における「メモリチップ18」に対応することは認める。
イ しかしながら、当初明細書の実施例の項に、制御入力が制御リードである29に入力されること及び端子リード31が列アドレス選択リードであることについての記載はあるものの、列アドレス選択リード31に制御入力が与えられることについては記載されていない。
列アドレス選択リード31には、列アドレス選択信号が入力されるものであり、制御信号が入力されるものではない。
当初明細書のその他の部分においても、29が制御リードであり、31が列アドレス選択リードであることの記載はあるが、列アドレス選択リード31に制御信号が入力するとは記載されておらず、そこに列アドレスが与えられることが記載されているのみである（別紙図面第１図参照）。
アドレスとは、データが格納されている番地（あるいは、データを格納すべき番地）を意味するものであり、番地を示す信号は、書込み、読出し等の指示をする制御信号とは明らかに区別される。
更に、本件補正に係る特許請求の範囲第１項のうち、補正事項(A)の直前の記載である、「前記８個のメモリチップのデータ入出力、制御入力、およびアドレス入力と相互接続されたデータ入出力、制御入力、およびアドレス入力を有し」における、「データ入出力」がデータ入出力リード20ないし27、「制御入力」が制御リード29、「アドレス入力」がアドレスリード19にそれぞれ与えられるものであることが明らかであるから、補正事項(A)の「制御入力」も、制御リード29に与えられる信号であるとするのが相当であり、「制御入力」が、列アドレス選択リード31に与えられる制御信号に対応すると解することはできない。
ウ したがって、「制御入力」が、列アドレス選択リード31に与えられる信号であることを前提とする原告の補正事項(A)についての主張は失当である。
(2) 補正事項(B)について
当初明細書には、プリント基板の材料として、エポキシ・ガラスを用いることは記載されていない。
したがって、本出願当時、プリント基板の材料としては、エポキシ・ガラスを含め種々のものが知られており、また、エポキシ・ガラスが慣用的に用いられ、更に、種々の材料のうちいずれを採用するかは、当業者が容易に選定し得るという程度のものであったとしても、それらは、本願発明におけるプリント基板の材料をエポキシ・ガラスに限定することが自明であるとする根拠にはなり得ない。
以上のとおりであるから、原告の補正事項(B)についての主張も失当である。
(3) 補正事項(C)について
補正事項(C)における、「プリント回路マザーボードに関してある角度でメモリモジュールを支持する」ことは、当初明細書及び添付の図面には記載されておらず、本出願当時の技術水準からみても、それが自明であるとはいえない。
また、原告は、審判手続において特許庁に対し提出した審判請求書中において、本願発明の支持手段による作用効果として、「支持手段により、メモリモジュールがマザーボードに関して最適の角度で取り付けられるようにするので、装置内のスペースを大幅に節約することができる。」と主張しており、補正事項(C)による補正が、単に、メモリモジュールを、端子リードによりマザーボードに取り付けるのではなく、ある角度（最適な角度）をもって、マザーボードに取り付けることにより、装置内のスペース効率を高めることを意図しているものであることは明らかである。このような目的、作用効果についても、当初明細書には何ら記載されていないのであるから、この補正が要旨を変更するものであることは明らかである。
したがって、原告の補正事項(C)についての主張も失当である。
第４ 証拠
証拠関係は、本件記録中の書証目録に記載のとおりであるから、これを引用する。
理由
第１ 請求の原因１、２(2)、３の各事実（特許庁における手続の経緯、本件補正書記載の特許請求の範囲第１項の記載、本件決定の理由）については当事者間に争いがない。
また、本件補正が、本願明細書の、特許請求の範囲と発明の詳細な説明の欄を補正するものであり、そのうち、特許請求の範囲第１項については、本件補正書の特許請求の範囲に記載のとおり補正するものであること、本願発明の当初明細書においては、補正事項(A)、(B)、(C)につき本件決定に摘示のとおり記載されていること、更に、当初明細書中においては、補正事項(B)のメモリチップの基板について、「エポキシ・ガラス印刷回路ボード基板」であることが明記されていないことについても、当事者間に争いがない。
第２ そこで、原告主張の本件決定の取消事由について判断する。
１ 前記第１における当事者間に争いのない事実及び成立に争いのない甲第２号証（当初明細書）及び第３号証（本件補正書）によると、当初明細書に記載された特許請求の範囲第１項は、請求の原因２(1)に記載のとおりであること、本件補正は、上記特許請求の範囲を、本件補正書に記載の特許請求の範囲第１項（請求の原因２(2)）のとおり補正するものであること、そのため、本願発明の特許請求の範囲については、本件補正により、本件決定に摘示の補正事項(A)、(B)、(C)、その他の補正が加えられたことになることが認められる。
２ そこで、まず、補正事項(A)について検討するに、
(1) 補正事項(A)における「前記８個のデータメモリチップ」が、当初明細書記載の実施例における「メモリチップ10ないし17」に対応し、「９個目のメモリチップ」が、同実施例における「メモリチップ18」に対応することについては、当事者間に争いがない。
(2) そして、原告は、補正事項(A)における「９個目のメモリチップへの書き込み又はそれからの読み出しを提供する制御入力」及び「これにより前記エラー検出および訂正動作を容易にする制御入力」とは、当初明細書の実施例に記載の、「列アドレス選択リード31」に与えられる制御信号に対応するものであるから、補正事項(A)における「制御入力」は、当初明細書に記載された事項であり、補正事項(A)は、明細書の要旨を変更するものではないと主張する。
(3) そこで、その点について検討するに、前出甲第２号証によると、当初明細書には以下のとおり記載されていることが認められる。
ア 「この付加的メモリはその電力及び制御リードがモジュール内の他のメモリと相互接続されており、又奇偶検査用メモリの独立したアクセス又はアドレス指定を可能にするために別個の入出力リード及び列アドレス選択リードを持っている。」（４頁１７行ないし５頁１行）
イ 「メモリチップ10～17と並列に同様に接続された特別のメモリチップ18が設けられていて、これの読書き制御リードはメモリチップ10～17に接続された制御リード29と相互接続されており、別に列アドレス選択リード31を備えている。メモリチップ18にはデータの入力及び出力の両方に対して共通の入出力データリード20～27をそれぞれ使用しているメモリチップ10～17とは異なってデータ入力リード28及び別個のデータ出力リード32がある。それゆえ総計１０本の入出力データリード20～28及び32が図示したようにメモリモジュール30の縁部に設けられており、８ビット二進語の外に、奇偶検査のような機能のための特別の第９ビットがメモリモジュール30に記憶され又はこれから読み出される。メモリチップ18に対しては奇偶検査のために独立の動作を行えるように別個の列アドレス選択リード31が設けられている。」（６頁９行ないし７頁７行）
ウ 「次にメモリモジュール30の総計の端子において制御リード29に加えられるが、この制御リード29はチップ10～18の読書き制御入力に接続されている。最後に、やはりメモリモジュール30の縁部にある多重アドレスリード19に複数ビット二進アドレスが加えられるが、このアドレス指定リードは各メモリチップ10～18のアドレス指定入力に接続されている。メモリモジュール30の適当な端子に加えられた前記のすべての信号に応答して、入出力リード20～27における二進語及び入力リード28における特別の二進ビットがそれぞれメモリチップ10～17において、アドレスリード19における二進数によって表示されたアドレスの所に記憶される。
同様に、メモリモジュール30から二進語を読み取ることが望まれる場合には、読書き制御リード29に読取り信号が加えられ且つアドレスリード19に二進アドレスが加えられる。これに応答して、メモリモジュール30において表示アドレスの所に記憶された二進語がメモリチップ10～17及び18からそれぞれ入出力リード20～27及び出力リード32へと読み出される。」（７頁１６行ないし８頁１７行）
(4) 以上の記載によると、本願発明に係るメモリチップ18は、
ア 奇偶検査、誤り補正等の目的のため、他のメモリとは別個に設けられた付加的メモリであり、
イ その電力（電源）、読書き制御リード29は、モジュール内の他のメモリ10～17と相互に接続されており、
ウ 付加的メモリ18の独立したアクセス又はアドレス指定を可能にするため、別個の入出力リード及び列アドレス選択リードを有しており、
エ メモリ18専用のデータ入力リード28とデータ出力リード32を有している
ものであることが認められる。
また、これを列アドレス選択リード31についてみるならば、列アドレス選択リードは、
ア 付加的メモリ18の「独立した」アクセス又はアドレス指定を可能にし、
イ 付加的メモリ18に対し、奇偶検査のために「独立の動作」を可能にする
ものであると認められる。
そして、上記の「独立」とは、メモリ10ないし17の動作に対しての独立の意味であることが明らかであり、前記(3)の記載は、列アドレス選択リードが、他のメモリ10ないし17とは別のタイミングをもって、付加的メモリ18にアクセスすることができ、奇偶検査をすることができるものであることを示している。
そして、前記(3)アのとおり、当初明細書においては、付加的メモリ18の読み書きについての制御リードは、「メモリチップ10～17に接続された制御リード29と相互接続されており」とされ、「制御」については、メモリチップ10～18において相互接続による共通のものとされているところである。
(5) 上記のような当初明細書における付加的メモリ18、列アドレス選択リード、制御リードの記載内容からみるならば、当初明細書における「制御」とは、付加的メモリ18に対し、列アドレス選択リード31により、「独立」して奇偶検査等のためアクセスすることを含むものでないことは明らかであり、原告主張のように、本件補正における「制御入力」が、当初明細書における「列アドレス選択リード31」に与えられる制御信号に対応するものと解することはできない。
したがって、本件補正における補正事項(A)は、その点において、当初明細書及び図面に記載された事項の範囲外のものであり、当初明細書の要旨を変更するものといわざるを得ない（特許法４１条）。
３ そうすると、その余の点を判断するまでもなく、特許法１５９条１項、５３条１項により本件補正を却下した本件決定は正当というべきである。
第３ 以上によれば、本件決定には原告主張の違法はないから、本件決定の取消しを求める原告の本訴請求は理由がないものとして、これを棄却することとし、訴訟費用の負担及び上告のための付加期間の定めについて行政事件訴訟法７条、民事訴訟法６１条、９６条２項を適用して、主文のとおり判決する。
口頭弁論終結の日 平成１０年２月１９日
（裁判長裁判官 竹田稔 裁判官 持本健司 裁判官 山田知司）
理由
平成４年９月１７日付けの手続補正は、明細書全文を補正するものであり、特許請求の範囲の記載を次のとおり補正するものである（第２項以下省略）。
「１． プリント回路マザーボード上に取り付けられるメモリモジュールであって
それぞれがデータ入出力、制御入力、およびアドレス入力を有し、それぞれがリードが設けられたプラスチックのチップ・キャリアにパッケージされた、デジタルデータを記憶するための８個のデータメモリチップと、
前記の８個のデータメモリチップに関連したエラー検出および訂正情報を記憶するための９個目のメモリチップであって、前記８個のメモリチップのデータ入出力、制御入力、およびアドレス入力と相互接続されたデータ入出力、制御入力、およびアドレス入力を有し、また制御入力は、前記数バイトのデジタル情報が前記８個のデータメモリチップに書き込まれまたはそれらから読み出されるとき以外のときに９個目のメモリチップへの書き込みまたはそれからの読み出しを提供し、これにより、前記エラー検出および訂正動作を容易にするものである、９個目のメモリチップと、前記９個のメモリチップを単一の列のみにおいて取り付けるための、そして前記メモリチップの前記制御入力を相互接続するための、そして前記メモリチップのアドレス入力を相互接続するための、適切な長さ及び幅を有するエポキシガラスの印刷回路ボード基板であり、これにより数バイトのデジタル情報が一度に１つ前記メモリチップに入力されまたはそれらから出力される、適切な長さ及び幅を有するエポキシ・ガラスの印刷回路ボード基板と、
前記８個のメモリチップへのおよびそれらからの数バイトのデジタル情報の読み出しおよび書き込みを可能にし、そして前記９個目のメモリチップへのまたはそれからのエラー検出および訂正情報の読み出しおよび書き込みを可能にするために、９個の前記メモリチップのデータ入出力、制御入力、およびアドレス入力へのアクセスを提供するための３０個の端子を含む前記基板と、
メモリモジュールがマザーボード上に取り付けられるときにプリント回路マザーボードに関してある角度でメモリモジュールを支持する支持手段と、
前記基板に装着され且つ９個の前記メモリチップの間に結合された、前記メモリチップの間の過渡電圧スパイクを抑制するための８個のデカップリング・キャパシタと、
を備えるメモリモジュール。」
上記記載のうち、次の補正事項について検討する。
(A)「また制御入力は、前記数バイトのデジタル情報が前記８個のデータメモリチップに書き込まれまたはそれらから読み出されるとき以外のときに９個目のメモリチップへの書き込みまたはそれからの読み出しを提供し、これにより、前記エラー検出および訂正動作を容易にするものである」
(B)「適切な長さ及び幅を有するエポキシ・ガラスの印刷回路ボード基板」
(C)「メモリモジュールがマザーボード上に取付けられるときにプリント回路マザーボードに関してある角度でメモリモジュールを支持する支持手段」
補正事項(A)について、
願書に最初に添付された明細書又は図面には、「メモリチップ１８に対しては奇偶検査のために独立の動作を行えるように別個の列アドレス選択リード３１が設けられている。」（第７頁第４行目～第７行目）、「制御リード２９はチップ１０～１８の読書き制御入力に接続されている。」（第７頁第１７行目～第１９行目）と記載されているものの、「制御入力は、前記数バイトのデジタル情報が前記８個のデータメモリチップに書き込まれまたはそれらから読み出されるとき以外のときに９個目のメモリチップへの書き込み又はそれらからの読み出しを提供し、これにより、前記エラー検出および訂正動作を容易にする」ことは記載されていない。
補正事項(B)について、
願書に最初に添付された明細書又は図面には、「９個のメモリチップ１０～１８はプリント基板又はセラミックであるような基板に取付けられている。」（第８頁第１８行目～第９頁第１行目）と記載されているものの、「エポシキ・ガラス印刷回路ボード基板」であることは記載されていない。
補正事項(C)について、
願書に最初に添付された明細書又は図面には、「モジュール３０の縁部にあるわずか３０の端子によりモジュール３０における記憶素子１０～１８の入力、出力及び制御を行うことができる。」（第１０頁第２行目～５行目）と記載されており、第２図にはモジュールの機械的配置図が示されているものの、「プリント回路マザーボードに関してある角度でメモリモジュールを支持する支持手段」については何も記載されておらず、「この支持手段により、本願発明のメモリモジュールがマザーボードに関して最適の角度で取付けられるようにするので、装置内のスペースを大幅に節約することができる。」と主張する効果については示唆すらされていない
そして、これらの補正事項は願書に最初に添付した明細書及び図面の記載からみて自明のものとも認められないので、明細書の要旨を変更するものと認める。
したがって、この補正は、特許法第１５９条第１項において準用する同法第５３条第１項の規定により却下すべきものである。
よって、結論のとおり決定する。
別紙図面
<省略>
〔図面の簡単な説明〕
第１図はこの発明の新規なメモリモジユールの電気的構成図である。
第２図は第１図のモジユールの機械的配置図である。
これらの図面において、１０～１７はメモリチツプ、１８はメモリチツプ、１９はアドレスリード、２０～２７はデータ入出力リード、２８はデータ入力リード、２９は制御リード、３０はモジユール、３１は列アドレス選択リード、３２はデータ出力リード、３３～４０は減結合用磁器コンデンサを示す。